BEST AVAILABLE COPY

630 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(11) 63-288047 (A)

(43) 25.11.1988 (19) JP


(21) Appl. No. 62-123396 (22) 20.5.1987 (71) TOSHIBA CORP (72) SEIICHI MORI

(51) Int. CP. H01L21/90,H01L21/95

PURPOSE: To design a space between a contact hole and a lower-layer electrode layer at an exceedingly small value, and to improve the degree of integration of an element by insulating the contact hole and the lower-layer electrode layer from an upper electrode layer by subsequently deposited three-layer insulating films even when the contact hole and the lower-layer electrode layer are brought extremely near.

CONSTITUTION: A semiconductor device is composed of a P-type silicon substrate 1, an K* diffusion layer 2, an EPROM cell 3 (corresponding to a first layer electrode-wiring layer) consisting of two-layer polysilicon and an inter-layer insulating film 4, and photolithography for boring a contact hole 6 is conducted. Three layer films of SiO, film 8/Si₂N₄ film 9/SiO₂ film 10 are deposited respectively in thickness such as 100%/120%/100% through an LPCVP method (a low pressure CVD method). The three layer films on the bottom of the contact hole are removed through an etchback method, and an AI layer Π as a second layer (an upper layer) wiring layer is deposited, and patterned. Accordingly,

the structure of two layer polysilicon and one-layer AI layer is completed.



昭63-288047 ⊕公開特許公報(A)

@int Ci.1

識別記号

厅内整理番号

3公開 昭和63年(1988)11月25日

H 01 L 21/90

21/95

M-6708-5F B-6708-5F 6708-5F

審査請求 有

発明の数 2 (全4頁)

収率期の名称

半導体装置及びその製造方法

頤 昭62-123396 创特

類 昭62(1987)5月20日 発出

仓免 明 者 1 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝定合。

研究所内

株式会社東芝 道出 題 人

神奈川県川崎市幸区堀川町72番地

外2名 武彦 弁理士 鈴江 が代理 人

1. 発明の名称

坐導体装置及びその製造方法

2、特許請求の範囲

(1) 2 哲以上の記録又は影修問を有し、このう ちの下島の配提又は電板器の上に簡問絶縁與を有 し、この祭問絶縁良にコンタクトホールが発口さ れ、このコンタクトホールを含み上層の配際又は 名極密が設けられた半帯体を冠において、前記コ ンタクトホールの気面部と上音の配線又は電極層 との間にSiOz / Sia N 4 / SiOz スは Sia N 4 / Si O 2 / Sia N 4 より成る3 能 絶球段を有することを特徴とする半導体装置。

②半導体基板上に2倍以上の配線又は電板筋 を有する半導体装置の製造方法において、下着の 記憶又は電極路を形成する工程と、前記下層の配 摩又は鬼後囲上に報節絶縁段を形成する工程と、 前記者間絶縁気にコンタクトホールを開口するエ 臣と、前記コンタクトホールを含む質症絶縁限上 ESI 02 / SI 1 N4 / SI 02 X 4

Si 3 N 4 / Si O 2 / Si 3 N 4 よりなる3 智 袋を堆積する工程と、前記コンタクトホール低部 の前記38段をエッチパック法により除去し、前 記コンタクトホール製面に前記3曹鞅を残す工程 と、前記コンタクトホールを台灣上層の記録又は 常修解を堪聴させる工程とを具備したことを特力 とする半導体装置の製造方法。

3. 発明の詳細な説明

(我明の目的)

(産業上の利用分野)

本発明は半導体衰弱の配線等形成を改善した 半導体装置及びその製造方法に関するもので、特 にコンタクトホールと配ね又は苦梗餅の間内が食 絶化されている母LSIデバイスに使用されるも のである.

(従来の技術)

従来、出しSIのような敬徳なデバイスでは コンタクトホールと下語の記録または電視器の間 用は、フォトリソグラフィー工程の合わせ特成に よって決定されており、ある程度以上は小さくで きない。特に下級のピロスは古さかの自己が明めた。 場合シタクトホールの大きさがかさいくない。 そのカニンタクトホールの大きさがかった。 そのカニンタクトなどを大きないとこれの の上が見まする。 地が見まする。 地が見まする。 を取りたませんののでは、 の上が見まする。 を取りたませんののでは、 の上が見まする。 を取りたませんのできたが、 の上が見まする。 を取りたませんのできたが、 をなりたませんのできたが、 のとが見られる。 をなりたませんのできたが、 をなりたませんのできたが、 とでいたがある。 をながれる。 をなが、 のとが見が、 ののでは、 ののでは、

(発明が解決しようとする問題点)

上記問題を解決する手段として、コンタクトホール形成後コンタクトホール関面に絶縁神を形成し、たとえコンタクトホール間口時に下判路を終とコンククトホールが近接しても、慢で形成する上将金属電機製と下製電機製がショートしないようにする方法が考えられる。しかし上記絶縁段には、両様性で高い電界各質と低欠路密度さらに

利取性が要求される。上記吧の物が与いこことのクトホールの大きさが小さくなってしまい、 競印 デバイスに使用できない。 何えば適常の C V D E で 抵抗させる S i O 2 製では、 指判 無限 も低く、 欠陥 密度が多いので、 + 分 な 体 的 性 は 背 ら れ ず 当 然 連 景 化 ら 達 収 で さ な い。

本兄時は、下野紀郡又は電極等と、コンタクトホール間口後に形成する上部紀郡県との間に、対くかつ信頼性の高い絶縁質を増植させることにより、コンタクトホールと下野紀報又は希極等との 間の距離をできるだけ類くして、電子の高度量化 を達成するものである。

[発明の構成]

(問題点を解決するための手段と作用)

本発明は、下書名様又は配線網を形成後、智能総は機を形成し、次に、この相関総は領にコンタクトホールを開口し、その後、上部の名を又は足収替を増払する的に対策のSiO2

Si3 N4 / SiO2 又はSi3 N4 / SiO2 / Si3 N4 / SiO2 又はSi3 N4 / SiO2

(实施保)

以下区面を参照して本発明の一実施例を説明する。第1回ないしまり回は同実施的の製造工程回であるが、これは本発明を、第一層目の電極層のあるが高いEPROM(素外枠消去型PROM)に出用した場合の例である。第1回はコンタクトホールを形成する前の一般的なEPROMの断面

図で、1はP形シリコン製板、2はN*拡放格で、 3 は 2 質ポリシリコンよりなるEPROMセル - 明一題目の電板・配線解に相当)、4 は簡諧地 辞典である。その後コンタクトホール開口のため のフォトリソグラフィーを行う。第2回に示すよ うにレジスト5を塗布し、フォトリソグラフィー 工程によりレジスト5のパターニングを行ない、 RIE(リアクティブ・イオン・エッチング)法 によりコンタクトホール6を開口する。この場合、 コンタクトホール6とポリシリコン3間の声響が 短いので、超分ででポリシリコン電板3の製面の 絶縁智が非常に耐くなっている。このまま第2時 目(上時)の例えばAL配線器を堆積させれば当 然そのAI配数器とポリシリコン名様3は絶縁機 中の欠陥者によりショートしてしまう程平が増す。 そこで男3回に示すように例えばLPCVD法 (ロープレッシャCVD法)によりSiΟ2 貝δ /Si 3 N 4 製 9 / Si O 2 製 1 O の 3 当 製 を 所 えばそれぞれ100/120 100人堆積させ る。この3段限の欠陥密度は過常り、01点ニュ

以下で、電界管理は報道によらず適応30V以上、 20V印加料のリーク名乗も10° A Z m 2 以 下である。

上記3 普段と同様の特性はSi 3 N 4 / Si O 2 / Si 3 N 4 の組み合わせでも実現できる。

次に親4日に示すようにエッチパックはによりコンタクトホールは都の3度製を除去した後、第5日に示すように第2号目(上等)の配数層となるA之間11を増加し、パターニングする。これにより2号ポリシリコンと1号A上号の構造が完了した。

本発明によると、従来下旬電極とコンタクトホール間の危能を1 μ m 程度に設計しなければならなかったのが、大幅に格小できる。理論的には O μ m としてもショートは起こらないが、どこまで 近くできるかは、下野の名様又は配数質の用途や 様 類等にも左右される。これにより高更様化が可能となると同時に、従来生じていた配線質問のショートを大幅に低級できる。

10 ··· Si O 2 附、11 ··· A £ 配容等。

出居人代理人 弁理士 鹤 江 武 彦


なおとな事はまっているよの思うれずサケーに 用が可能である。例えば本実施所では第1級にポリシリコン、第2個にAIを用いた場合について 述べたが、これに設定されないことはもちゃんで ある。

{発明の効果}


以上説明した如く本見明によれば下風紅泉又は角色製と、コンタクトホール中口後に形成する上面配料器との際に、消くかつ信頼性の高いをは限を増積させることにより、コンタクトホールと下部配料又は発性器との間の範囲をできるだけ近くして、共学の異集機化を達成することができるものである。

4. 図面の無単な説明

第1回ないし第5回は本発明の一実施例の製 金工程説明図である。



第 4 図



第 5 図

